【FPGA实验2】二进制转为格雷码

原创

已于 2023-11-19 12:07:24 修改 · 4.1k 阅读

标签

#fpga开发 #ALTERA #verilog

于 2023-03-21 16:43:27 首次发布

本文详细记录了一次使用Verilog语言在ALTERAFPGA芯片上设计4位二进制到格雷码转换电路的实验过程，包括理论分析、软件仿真和硬件验证。实验中，通过QuartusII进行编译和引脚分配，并在实验箱上实现了按键控制二进制输入和LED显示格雷码输出的功能。

该文章已生成可运行项目，

关于FPGA入门实验2——二进制到格雷码的转换的一个记录

实验中作用到的仪器信息：
芯片商家：ALTERA
编程软件：Quartus II
试验箱上的芯片型号：EP4CE6E22C8N

快速导航

🚀题目

用Verilog语言设计一个4位的二进制格雷码转换电路并使用实验箱进行验证

一、二进制转换为格雷码

格雷码(循环二进制单位距离码)是任意两个相邻数的代码只有一位二进制数不同的编码，它与奇偶校验码同属可靠性编码。

4位二进制数与格雷码一一对应如下：

在这里插入图片描述
由上图可以看到：

从对应的n位二进制码字中直接得到n位格雷码码字，需要先对n位二进制的码字，从右到左，以0到n-1编号。如果二进制码字的第i位和i1位相同，则对应的格雷码的第i位为0，否则为1(当i+1n时，二进制码字的第n位被认为是0，即第n-1位不变)。如下图所示（图片来源见水印）：
在这里插入图片描述

根据上面的分析，我们可以用以下的代码来实验二进制到格雷码的转换过程：

module bit2gray_2(input wire k1,     //二进制数值的最高位
					input wire k2,	//二进制数值的次高位
					input wire k3,	//二进制数值的次低位
					input wire k4,  //二进制数值的最低位
					output reg l1,	//格雷码数值的最高位
					output reg l2,	//格雷码数值的次高位
					ou