本文探讨数字电路的时序分析，重点在于门延时（包括Tphl和Tplh）和D触发器的C2Q、setup及hold时间。分析了门延时与晶体管尺寸的关系，并详细解释了D触发器在时序电路中的关键作用。
最近在设计中遇到了亚稳态情况的处理，因此又回头去看了一下数字电路中的时序分析，本篇文章主要讲的就是数字电路中的时序分析。
延时可以分成两大类：一类是门延时；另一类的是D触发器的延时。这两类延时在时序电路分析中都要涉及到。首先我们来看一下门延时。
门延时指的是构成门的晶体管在有限的时间内完成转换，也就是当门的输入变化时，输出在有限的时间里完成改变，这个改变所用的有限时间就是门延时，也就是传播延时(propagation delay,后面缩写为pd)。通常晶体管的尺寸越小，转换就越快。
传播延时分为两类，Tphl，指的是输入改变时输出由高到低；Tplh指的是输入改变时，输出由低到高。这两个时间均是在输入的50%和输出的50%处测量，如下图所示：
扫一扫
1万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
