1. 基础设计流程（以时钟分频器的设计为例）

1. 准备工作

1. 写有vcs编译命令的run_vcs.csh的shell脚本

2. 装有timescale，设计文件以及仿真文件的flish.f（filelist文件，用于VCS直接读取）

vcs -R -full64 -fsdb -f flist.f -l test.log

2. 写代码（重点了解代码规范）

2.1 设计要求

设计一个分频器并写一个测试环境验证它。

要求：设计一共有一个输入，三个输出

输入为时钟频率为100M的信号

输出为三个时钟频率分别是50MHz，10MHz，1MHz

2.2 设计代码

1.设计端口信号建议大写

2.内部信号建议小写

3.代码中给出适当注释

2.3 仿真代码

1.需要一个单独的initial块来保存波形文件

2.仿真最后一定要加