【新版架构设计师】1~3章重点知识梳理

第 1 章 计算机组成与体系结构

计算机组成:

  1. 外设 (输入设备、输出设备、辅助存储器)
  2. 主机(主存储器、运算器、控制器)

控制器组成:

  1. 程序计数器 PC:存储下一条要执行指令的地址;
  2. 指令寄存器 IR:存储即将执行的指令;
  3. 指令译码器ID:对指令中的操作码字段进行分析解释;
  4. 时序部件:提供时序控制信号。

运算器组成:

  1. 算术逻辑单元 ALU:数据的算术运算和逻辑运算;
  2. 累加寄存器 AC:通用寄存器,为 ALU 提供一个工作区,用在暂存数据;
  3. 数据缓冲寄存器 DR:写内存时,暂存指令或数据;
  4. 状态条件寄存器 PSW:存状态标志与控制标志

Flynn 分类:

类型 单指令流单数据流 单指令流多数据流 多指令流单数据流 多指令流多数据流
代表 传统单处理器计算机 矩阵处理机 流水线计算机 多核处理器、多处理
  1. 指令流:指机器执行的指令序列;
  2. 数据流:指由指令流调用的数据序列,包括输入数据和中间结果,但不包括输出数据

指令集系统划分:

类型 复杂指令系统计算机CISC 精简指令系统计算机RISC
特点 指令数量众多;
指令使用频率相差悬殊;
支持多种寻址方式;
变长的指令;
指令可以对主存单元中的数据直接进行处理;
以微程序控制为主
指令数量少;
指令长度固定,指令格式种类少;
以硬布线逻辑控制为主;
单周期指令执行,采用流水线技术;
优化的编译器:RISC 的精简指令集使编译工作简单化;
CPU 中的通用寄存器数量多

总线:是一组能为多个部件分时共享的公共信息传送线路。
分时是指同一时刻只允许有一个部件向总线发送信息;
共享是指总线上可以挂接多个部件,各个部件之间相互交换的信息都可以通过这组公共线路传送。

按总线功能来划分:

  1. 地址总线
  2. 数据总线
  3. 控制总线

传统的存储器系统一般分为高速缓冲存储器(Cache)、主存、辅存三级,存取速度依次递减,大小依次递增(扩展性而言);
CPU 不可以直接访问辅存,辅存中的程序和数据在需要时才传送到主存。

局部性分类:

  1. 时间局部性 (典型:循环操作)
  2. 空间局部性(典型:顺序执行)

存储器存取方式:

  1. 顺序存取 (磁带存储器)
  2. 直接存取 (磁盘存储器)
  3. 随机存取 (主存储器)
  4. 相联存取(Cache)

存储器分类:

  1. RAM(可读写,内容会丢失,暂存数据)
  2. ROM(只读,内容不会丢失,固定数据)

RAM分类:

  1. DRAM(动态RAM,需刷新,密度大,便宜)
  2. SRAM(静态RAM,无需刷新,速度快,电路简单)

磁盘访问时间(存取时间) = 寻道时间+旋转延迟时间

Cache+主存储器系统的平均周期:
t = cache命中率 * cache周期 + 内存周期 * (1 - cache命中率)

映射方法分类:

  1. 直接映射 (主存地址组成:区->页->页内地址;简单,冲突高)
  2. 全相联映射 (主存地址组成:页->
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

张子都

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值