信号再生 vs. 信号放大：PCIe Retimer与Redriver的技术抉择与系统设计考量

最新推荐文章于 2026-04-24 10:17:14 发布

原创最新推荐文章于 2026-04-24 10:17:14 发布 · 417 阅读

6 ·

本内容遵循CC 4.0 BY-SA版权协议

GEO检测

标签

#服务器 #硬件架构

在高速数字设计领域，PCIe（Peripheral Component Interconnect Express）作为核心系统总线，其速率已从早期的2.5GT/s演进至如今的32GT/s（PCIe 5.0）甚至64GT/s（PCIe 6.0）。当物理信道长度增加、介质损耗加剧时，信号完整性问题成为制约系统稳定性的关键瓶颈。面对这一挑战，工程师通常面临两种主动信号调理方案：Redriver（重驱动器）与Retimer（重定时器）。两者虽目标一致——补偿信道损耗并恢复信号质量，但其工作原理、应用场景及系统影响存在本质差异。

1.核心概念与工作原理

在高速串行通信链路中，Retimer与Redriver的根本区别在于是否具备时钟恢复（Clock Data Recovery, CDR）‍能力及对协议的感知程度。

1.1 Redriver

Redriver本质上是一个模拟信号调节器，典型架构包含连续时间线性均衡器（CTLE）、可变增益放大器（VGA）和输出驱动器。其工作流程如下：接收端CTLE对高频分量进行选择性提升，补偿信道损耗；经均衡后的模拟信号由VGA调整幅度；最终通过输出驱动器发送至下一段信道。

核心特征：

无时钟数据恢复（CDR）

Redriver不提取时钟，也不对数据进行重新定时。它仅仅是放大和均衡模拟信号，输出信号的抖动特性直接继承自输入。

转发模式

输入是模拟波形，输出也是模拟波形。Redriver不能消除由随机抖动、符号间干扰积累的时序误差。

协议透明

由于不解析协议层信息，Redriver对PCIe链路训练状态机（LTSSM）完全透明，部署简单。

适用场景

主要用于短距离传输或轻度损耗的场景（如消费电子扩展卡、普通服务器背板），其优势在于成本低、功耗低、延迟极小（<100ps）.

性能限制：当输入信号抖动过大或眼图完全闭合时，Redriver只会放大包含抖动的信号，甚至可能恶化高次谐波的相位噪声。因此，它适用于信道损耗中等（典型<20dB@16GHz）、预期输入信号仍保持基本可辨识眼图的场景，如背板短距离扩展、低损耗电缆驱动。

1.2 Retimer

Retimer是一种混合信号器件，其核心功能基于时钟数据恢复（CDR）电路和数字信号处理。工作流程为：输入串行信号经CTLE初步均衡后，CDR模块从数据边沿提取嵌入时钟，并以此时钟对数据进行采样判决；恢复出的数字信号被缓存至先进先出（FIFO）队列；然后使用本地干净时钟（来自锁相环，与参考时钟同步）重新定时并驱动输出。

核心特征：

抖动清除
Retimer通过重新采样和判决，理论上可消除CDR环路带宽内的所有抖动，包括随机抖动、周期性抖动及大部分数据相关抖动。输出抖动仅取决于本地时钟质量。
转发模式
输入信号被完整“数字化”后再生成，相当于在信道中插入一个“再生中继”。即使输入眼图闭合，只要CDR能正确锁定数据边沿，Retimer即可恢复无差错信号。
协议感知
现代PCIe Retimer（如5.0/6.0规格）需参与链路训练，转发有序集（TS1/TS2），管理SKP时钟补偿，甚至支持分叉（bifurcation）和多个Retimer级联的配置。因此需要固件和寄存器配置。

性能优势：Retimer可应对极端信道损耗（>28dB@16GHz），支持长达数米的铜缆或高损耗背板。但代价是更高的功耗（典型2-4W/通道对，Redriver为0.5-1.5W）、更大的延迟（约4-10ns vs. Redriver的0.1-0.5ns）以及更复杂的系统集成。

2关键性能指标对比

在设计和选型时，需要重点关注以下几个技术指标：

指标	Retimer	Redriver
信号域	数字（CDR+缓存）	模拟
抖动处理	能清除随机抖动（RJ）和插入抖动（DJ），通过DFE（决策反馈均衡）补偿相位偏移	只能削弱抖动（DDJ），无法清除随机抖动
损耗补偿	能补偿极高链路损耗（如PCIe Gen4/5的28dB）	适用于中等链路损耗（如普通背板）
延迟	较高（约64ns），因包含时钟恢复过程	极低（<100ps），对实时性要求高的场景友好
功耗成本	高功耗（>2W）、高成本（5-15美元）	低功耗（<1W）、低成本（0.5-2美元）
协议兼容	协议感知（Protocol-Aware），支持链路训练，适合PCIe/CCIX/CXL混合模式	协议不感知（Protocol-Transparent），仅为物理层器件
参考时钟	必需（与主机同源或独立）	可选（用于速率检测）

选型决策树：

总信道损耗评估
若奈奎斯特频率处插入损耗<20dB且预计输入眼图高度>50mV，优先考虑Redriver；若>25dB或输入眼图已闭合，必须使用Retimer。
延迟敏感度
对延迟极端敏感（如RDMA、NVMe over Fabric）且损耗可容忍，选Redriver；否则Retimer。
抖动预算
若系统中存在多个串扰源或电源噪声引起的大幅抖动，Redriver无法清除，应选Retimer。
成本与功耗约束
消费类设备、边缘计算等对BOM敏感场景，Redriver更优；服务器、交换机和通信基础设施可接受Retimer的额外成本。

3 实际应用案例

案例1：PCIe 4.0 x16扩展背板，信道长度20英寸

损耗约18dB@8GHz。采用Redriver（如DS160PR810）部署在背板近端，配置CTLE提升12dB，成功使接收端眼图张开。注意：Redriver的增益设置需手动调优，过高会放大反射噪声，导致误码率上升。

案例2：PCIe 5.0 x8有源光缆，传输距离15米

损耗远超30dB@16GHz。必须采用Retimer（如用于CEM规范的器件），且需确保Retimer的参考时钟与主机同步（或使用SSC展频时钟透明模式）。常见陷阱：忽略SSC（展频时钟）穿透能力——某些Retimer需专门配置以直通SSC，否则频率偏移导致链路失锁。

案例3：多连接器级联（如服务器内部Riser卡+转接板）

多个连接器每个引入1-2dB回损和3-5dB插损。工程师往往错误叠加所有损耗后选择Retimer，但实际上若每段信道之间距离足够短，可分段使用Redriver。但需注意Redriver级联会导致噪声累积，一般不超过两级。

4 实际应用案例

随着AI算力的爆炸式增长，PCIe互连芯片市场正经历快速变革：

1. 需求爆发：从显卡到CXL

AI与GPU
在AI服务器中，为了解决CPU与GPU之间超过1米的传输距离，Retimer成为标配。
CXL互连
随着CXL标准的普及，Retimer需要兼容PCIe和CXL协议，支持内存池和加速器互联，这对其适应性和功能提出了更高要求。

2. 主流供应商与技术突破

澜起科技（Montage）
‍澜起已经推出了针对PCIe 6.0的Retimer芯片，并计划布局PCIe 7.0。
英特尔与AMD
虽然它们更倾向于自主研发Retimer解决方案，但在市场上也有部分OEM采购Intel或AMD自研的Retimer产品。
技术创新
新一代Retimer正在向着更低功耗、更小封装（如Chiplet封装）和更高集成度（如集成在CPU/FPGA内部）方向发展，以降低系统级的成本和功耗。

总结

在PCIe生态系统中，Redriver更像是一个“临时加油站”，解决短程的信号衰减问题；而Retimer则是一个“全新起点”，在信号传输链路中重新生成“新生”的干净信号。随着PCIe 7.0的即将到来以及AI算力需求的持续增长，Retimer将继续扮演着高速互连世界中不可或缺的“心脏起搏器”角色。